xThis Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 352:Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

009084816 **Image available** WPI Acc No: 1992-212233/199226

XRAM Acc No: C92-095921 XRPX Acc No: N92-161025

Thin film transistor - has insulated film, silicon@ film, gate insulated film and gate electrode with junction portion formed by laser doping

NoAbstract

Patent Assignee: KYOCERA CORP (KYOC)
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 4139727 A 19920513 JP 90262361 A 19900929 199226 B

Priority Applications (No Type Date): JP 90262361 A 19900929

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4139727 A 6 H01L-021/336

Title Terms: THIN; FILM; TRANSISTOR; INSULATE; FILM; SILICON; FILM; GATE;

INSULATE; FILM; GATE; ELECTRODE; JUNCTION; PORTION; FORMING; LASER;

DOPE; NOABSTRACT Derwent Class: L03; U11

International Patent Class (Main): H01L-021/336

International Patent Class (Additional): H01L-021/22; H01L-029/78;

H01L-029/784

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

Image available 03774627

THIN FILM TRANSISTOR AND MANUFACTURE THEREOF

PUB. NO.:

04-139727 [JP 4139727 A]

PUBLISHED:

May 13, 1992 (19920513)

INVENTOR(s): MATSUMOTO SATOSHI

YAMAGUCHI NORITOSHI

APPLICANT(s): KYOCERA CORP [358923] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

02-262361 [JP 90262361]

FILED:

September 29, 1990 (19900929)

INTL CLASS:

[5] H01L-021/336; H01L-021/22; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1257, Vol. 16, No. 415, Pg. 12,

September 02, 1992 (19920902)

ABSTRACT

PURPOSE: To form a p-n junction having a good characteristic at a low a source-drain area without producing cracks in a silicon temperature as film by performing laser doping by setting the thickness of a the first insulating film to the double or thicker than that of a silicon film. CONSTITUTION: The first insulating film 2 and a non-single crystal silicon film 3 are successively formed on an insulating substrate 1. The thickness of the film 3 is set to about 1/2 of the film 2. The second insulating film 4 is formed on the film 3. After the film 3 is crystallized or recrystallized by irradiating the film 3 with laser light L, the surface sections of the films 4 and 3 are removed by etching. Then a gate insulating film 5 is formed on the film 5 and a gate electrode 6 is formed on the film 5. In addition, contact holes 5a and 5b for forming source area/drain area are provided on both sides of the film 5 and diffusion and 8 are respectively formed in the hole sections 5a and 5b by doping. Then a source and drain electrodes 9 and 10 are respectively formed on the source and drain areas 7 and 8. Finally, a protective film 11 is formed by leaving parts of the electrodes 6, 9, and 10 uncovered with the film 11.

⑱日本国特許庁(JP)

(1) 特許出願公開

⑫公開特許公報(A) 平4-139727

識別記号

庁内整理番号

@公開 平成4年(1992)5月13日

H 01 L 21/336 21/22 29/784

E 8518-4M

> H 01 L 29/78 9056-4M 審査請求 未請求 請求項の数 2 (全6頁)

60発明の名称

薄膜トランジスタ及びその製造方法

创特 題 平2-262361

面 平2(1990)9月29日 20世

松 本 **20発明者**

東京都大田区田園調布本町20番地3-408号 田園調布コ

ーポラス

伊発

文 紀

滋賀県八日市市蛇溝町長谷野1166番地の6 京セラ株式会 社滋賀八日市工場内

京セラ株式会社 る出

京都府京都市山科区東野北井ノ上町5番地の22

1発明の名称

撑膜トランジスタおよびその製造方法 2.特許請求の範囲

(I) 蒸板上に、絶縁膜と一導電型不純物を含有す るシリコン膜を形成して、このシリコン膜上にゲー ト絶縁説とゲート電板を形成するとともに、ゲー ト絶縁展近傍のシリコン製中に遊幕電型不純物を 合有するソース領域とドレイン領域を形成し、こ のソース領域とドレイン領域上にソース電極とド レイン電極を形成して成る容蔑トランジスタにお いて、前記絶縁膜を首記シリコン膜の2倍以上の 膜厚にしたことを特徴とする寝裏トランジスタ。

② 回蒸板上に、第1の絶縁膜、一導電型不築物 を含有する非単結晶シリコン膜、および第2の絶 緑膜を順次積度する工程と、

(B) 前記非単結晶シリコン設にレーザ光を照針して 結晶化または再結晶化する工程と、

(4) 前記第1の絶録膜の膜厚がシリコン膜の膜厚の

2倍以上になるように剪記第2の絶縁膜とシリコ ン膜の表面部分を除去するとともに、前記シリコ ン膜上にゲート絶縁膜を形成し、ソース領域とド レイン領域を形成するためのコンタクト孔を設け る工程と、

(4) 前記ゲート絶縁膜上にゲート電響となる金属層 を形成する工程と、

台連導電型不純物元素を合有する雰囲気中で剪配 コンタクト孔部分のシリコン膜にレーザ光を照射 して溶融させることによりソース領域およびドレ イン領域を形成する工程と、

(D) 前記ソース領域およびドレイン領域上にソース 電極およびドレイン電極を形成する工程とを含ん で成る弾膜トランジスタの製造方法。

3.発明の詳細な説明

(産業上の利用分野)

本発明は、薄膜トランジスタの製造方法に関し、 特にレーザドーピング法を用いて半導体接合部を 形成する寝間トランジスタの製造方法に関する。

(発明の背景)

従来、多結晶シリコン酸などを用いた薄膜トランジスタには、第3図@@に示すような二つのタイプのものがある。

すなわち、第3図の(4)に示す薄膜トランジスタは、いずれもガラスや石英などから成る絶縁基板31上に、一導電型不純物を含有する多結品シリコン膜32を形成して、この多結品シリコン膜32上もしくは多結品シリコン原32内に逆導電型不純物を含有する半導体膜(もしくは半導体領域)33を形成することによりソース領域とドレイン領域を形成して、ゲート絶縁膜34、ゲート電極35、ソース電極36、ドレイン電極37をそれぞれ形成したものである。

第3図(4)に示す薄膜トランジスタでは、多結品シリコン膜32上にアラズマCVD法または熱CVD法で微結晶シリコンもしくは多結晶シリコンなどを積層あるいは積層と熱処理との組み合せで 半導体接合部を形成したものである。

また、第3図⇔に示す薄膜トランジスタでは、 多結晶シリコン膜32内に熱鉱散法やイオン注入 法などで逆導電型不純物を導入して無処理を加えることにより、半導体接合部を形成したものであ

ところが、第3図ωに示す薄膜トランジスタでは、多結晶シリコン膜32上に、多結晶もしくは 数結晶シリコン膜33、34を積層するため、界面に形成される自然酸化膜の影響を避け切れない と半導体接合部においてトンネル電流が支配的に なるため、薄膜トランジスタのOFF電流が大きくなるという悪影響が生じる。また、ゲート電板35とソース電極36/ドレイン電極37のオフセット部に大きい寄生抵抗が存在する。

また、第3図中に示す薄膜トランジスタでは、イオン注入法の場合、600で以上の熱処理が必要であり、熱拡散の場合は最低800で以上の温度が必要である。このため、ソーダガラスやクラウンガラスなどの低酸点ガラス基板上にはこのような薄膜トランジスタを形成することはできない。さらにまた、半導体用不純物ガス中で半導体基

板にレーザ光を照射して不純物元素をドーピング させる G I L D 法 (Gas lanersion Laser Diffusion) なども提案されているが、バルクシリコンに 対するものであり、絶縁基板上の薄膜シリコンに 適用した例はない。特に、ガラスなどの絶縁を上に絶縁度とシリコン膜とを形成してレーザ光を 照射して表面部分のみを溶融させる場合、 でいる が発生したり、 膜剥離が発生 リコン膜にクラックが発生したり、 膜剥離が発生 する。 したがって、 薄膜シリコンにレーザドービング法を適用するには工夫が必要である。

本発明はこのような背景のもとに家出されたものであり、半導体接合部をレーザドーピング法に よって形成する薄膜トランジスタの製造方法を提 供することを目的とするものである。

(発明の構成)

本発明によれば、基板上に、絶縁酸と一導電型 不純物を含有するシリコン膜を形成して、このシ リコン膜上にゲート絶縁膜とゲート電極を形成す るとともに、ゲート絶縁膜近傍のシリコン膜中に

送滞電型不純物を含有するソース領域とドレイン 領域を形成し、このソース領域とドレイン領域上 にソース電極とドレイン電極を形成して成る薄膜 トランジスタにおいて、前記絶縁膜を前記シリコ ン股の2倍以上の農厚にしたことを特徴とする薄 **贈トランジスタと、印絶録蒸板上に、第1の絶縁** 難、一導電型不能物を含有する非単結晶シリコン・ 膜、および第2の絶縁膜を順次積層する工程と、 GI前記非単結晶シリコン酸にレーザ光を照射して 結晶化または再結晶化する工程と、(4)前配第1の 絶録膜の態厚がシリコン膜の膜厚の2倍以上にな るように貧配第2の絶縁膜とシリコン膜の表面部 分を除去するとともに、前記シリコン膜上にゲー ト絶縁腹を形成し、ソース領域とドレイン領域を 形成するためのコンタクト孔を設ける工程と、W 前記ゲート絶縁膜上にゲート電極となる金銭層を 形成する工程と、⇔逆導電型不植物元素を含有す る雰囲気中で前記コンタクト孔部分のシリコン膜 にレーザ光を照射して溶融させることによりソー ス領域およびドレイン領域を形成する工程と、の

前記ソース領域およびドレイン領域上にソース電 極およびドレイン電極を形成する工程とを含んで 成る薄膜トランジスタの要適方法が提供され、そ のことにより上記目的が達成される。

(作用)

上記のように構成することにより、レーザドーピング時にシリコン膜にクラックを発生させたり、膜刺離を発生させることなく薄膜トランジスタを形成できるとともに、半導体接合部を自然散化膜を存在させることなく自己整合を持たせて低温で形成でき、もってOFF特性が良好で、寄生低減も少ない薄膜トランジスタを提供することができる。

(実施例)

1

()

以下、本発明を総付図面に基づき詳雑に説明する。

第1因は本発明に係る薄膜トランジスタの製造 方法の一実施例を示す製造工程因である。

まず、第1回回に示すように、#7059基板などから成る絶縁基板1上に、酸化シリコン酸(

SiO。)などから成る第1の絶縁膜2を形成する。この酸化シリコン膜2は、例えば使来周知のアラズマCVD法などにより、例えば1000人~3μm程度の厚みに形成される。この第1の絶縁膜2は、後途するシリコン膜3を結晶化もしくは再結晶化する際に、ガラス基板1からシリコン膜9に無断張係数の相違に起因して発生するシリコン膜3に触わる熱衝撃を緩和するために設ける。

前記酸化シリコン膜2上に、非単結晶シリコン 膜3を形成する。この非単結晶シリコン膜3は、 例えば非晶質シリコン膜や微結晶シリコン膜の膜 成され、例えばアラズマCVD法や無CVD法に より、500人~1.5μm程度の厚みに形成さ れる。この非単結晶シリコン膜3中には、リン の一準電型不統物を含有させておく。こ の一準電型不統物は、非単結晶シリコン膜3を形成する際に、同時に含有させればよい。この非単 結晶シリコン膜3は、第1の絶縁膜2の1/2程

皮の耳みにすることが望ましい。

育記非単結品シリコン膜3上には、酸化シリコン膜(SiOz)などから成る第2の絶縁膜4が形成される。この酸化シリコン膜4も例えばプラズマCVD法により形成され、厚み500人程度に形成される。この第2の絶縁膜4は、シリコン膜3を結晶化もしくは再結晶化する際に、シリコン膜4の表面側から不純物が混入するのを防止したり、シリコン膜4の膜到離やクラックを防止するために設ける。

次に、第1図ωに示すように、非単結晶シリコン 膜3にレーザ光しを照射して非単結晶シリコン 膜3を結晶化もしくは再結晶化する。すなわち、 非単結晶シリコン膜3にレーザ光しを照射して、加 熱・溶散・固化させることにより結晶化もしくは、 再結晶化させる。このレーザ光しとしては、5 × 10° W/c m² 程度の出力で、ビーム径が40 μπ程度の連接発展A r イオンレーザなどが設定 に用いられ、20 m m / s e c 程度の定査速度で 定査することによって非 結晶シリコン脱3を加 無・溶融させる。非単結晶シリコン酸3を結晶化 もしくは再結晶化させた後に、第2の絶縁膜4と シリコン膜3の表面部分を、フッ研酸溶液などで エッチング除去する。この像、シリコン膜3は、 第1の絶縁膜2が2倍以上の厚みとなるレーザド でシリコン膜3の表面が溶散することを ピング時にシリコン膜3の表面が溶散することを ピング時にシリコン膜3の表面が溶散ければで ないが、絶縁膜2の厚みをアモルファスシリコン 膜3の厚みよりも2倍以上の膜厚にすると非単結 るからである。

次に、第1四四に示すように、シリコン展3上に、例えば1000人程度の厚みを有する酸化シリコン膜(S10。)などから成るゲート絶縁膜5 き形成する。このゲート絶縁膜5 は、シリコン膜3 との界面単位を低く抑えるとともに撤伤な膜を形成するために、例えばイオンビームスパッタリング法によって形成する。

育記ゲート絶縁膜5上に、例えばA1、Ni、

特捌平4-139727(4)

Ti、Crなどから成るゲート電極6を形成する。このゲート電極6は、例えば真空蒸着法やスパッタリング法によって形成される。また、ゲート絶縁膜5の両側部には、ソース領域/ドレイン領域を形成するためのコンタクトホール5 a、5 b は、従来周知のフォトリソ技法により形成される。

次に、第1回はに示すように、シリコン膜3のコンタクトホール部5a、5b部分に、レーザドーピング法によって拡散層7、8を形成する。この拡散層7、8は、例えばジボラン(B。 H。)などのドーピングガスの濃度が10%となるように登業ガス(Nz)で希釈して50torrの雰囲気中で、シリコン膜3にエキシマレーザ光を記してシリコン膜3の表面部分を消散させることにより形成する。このレーザとしては、強度が0・5~0・71/cm²のようなArFエキシマレーザ(波長入=193nm、パルス偏17ns、5パルス)が用いられる。この時のドーピングプロファイルを第2因に示す。すなわち、上述のよう

な条件でシリコン膜3の表面部分を溶融させると、シリコン膜3の表面部分には、10²′個/cm³のボロン(B)が拡散し、表面から2500人程度の深さのところで10'⁴個/cm³のボロン(B)が拡散する。上述の拡散領域7、8が、トランジスタのソース領域とドレイン領域となる。このように、ArFエキシマレーザを用いてソース領域とドレイン領域を形成すると、シート抵抗が100Ω/□以下となり、浮膜トランジスタを形成した場合、寄生抵抗を低減できる。

次に、第1図心に示すように、ソース領域7およびドレイン領域8上に、ソース電極9およびドレイン電極10を形成する。このソース電極9およびドレイン電極10は、Al、Ni、Ti、Crなどで構成され、真空蒸着法やスパッタリング法により形成される。

最後に、第1図のに示すように、電極6、9、 10の一部を残して保護膜11を形成して完成する。この保護膜11は、例えば酸化シリコン膜などから成り、例えばイオンビームスパッタリング

法により形成する。

(実験例)

#7059基板上に、アラズマCVD法で酸化シリコン膜を5000~2000人の厚みに形成し、この酸化シリコン膜上に非晶質シリコン膜を厚み500人に形成して、強度が5×10°W/cm²でビーム径が40μmのArレーザ光を20mm/secの定査速度で照射してシリコン膜を多結晶化させた後シリコン膜の表面部分を2000人除去して、レーザドービングを行った。このレーザドービング時のクラックの発生率を下表に示す。

なお、レーザドーピングの条件は、O. 5~O. 7 J/cm²の強度を有するArFエキシマレーザをB。H。の設度が10%となるようにN。で希釈した50Torrの雰囲気中で5パルス照射して行ったものである。

表

T#S102##	シリコン量の最高	シリコン量のクラック景生等
5000Å	5000A	100%
100001	5000Å	67%
15000 Å	5000X	o %
200001	5000 Å	0 %

上記表から明らかなように、下地酸化シリコン 酸の厚みがシリコン酸の酸厚より2倍以上あると レーザドーピング時に、シリコン酸のクラック発 生率が低下し、3倍以上あると全くクラックが発 生しないことが分かる。

また、下地酸化シリコン酸の厚みを15000 人に設定して上述の条件で浮膜トランジスタを形成し、ソース/ドレイン領域間に1Vの電圧を印加したときの逆方向電流を調べたところ、1×10⁻⁶~1×10⁻⁶ A/cm² であり、浮膜トランジスタとしては十分なものであることが確認された。

特開平4~139727(6)

(発明の効果)

以上のように、本発明に係る確認トランジスタ およびその製造方法によれば、第1の絶縁限の厚 みをシリコン麒の厚みの2倍以上に設定してレー ザドーピングを行うことから、シリコン膜にクラッ クを発生させることなく、ソース/ドレイン領域 として良好な特性をもつp-n接合が低温で形成 できる。

また、p-n接合部の界面に自然酸化膜が存在 しないため、良好なOFF特性を有する薄膜トラ ンジスタが得られる。

また、ソース領域とドレイン領域のシート抵抗 が小さいため、寄生抵抗による影響が小さくなり、 薄膜トランジスタのON特性が向上する。

また、ソース領域とドレイン領域の形成は自己 整合となるため、ゲート絶縁膜とソース領域やド レイン領域がオフセットとならないなど程々のす ぐれた効果を有する。

4.図面の簡単な設明

第1図60~60は本発明に係る薄膜トランジスタ

の製造方法の一実施例を示す工程図、第2図はシ リコン膜の膜厚と不純物元素のドーピング量との 関係を示す図、第3図(A)(A)はそれぞれ従来の薄膜 トランジスタの構成を示す図である。

 1:挑級基板
 2:第1の挑級数

 3:シリコン膜
 4:第2の挑級数

 5:ゲート総縁数
 6:ゲート電極


 7:ソース領域
 8:ドレイン領域

 9:ソース電極
 10:ドレイン電極

人爾出推辞

(663)京セラ株式会社

第1図



特開平4-139727(6)

